LSR Décalage ŕ droite (Logical Shift Right)



n v b d i z c
0 ~ ~

On décale ŕ droite (d'un bit) l'Accumulateur ou une Mémoire. Un zéro entre ŕ gauche
tandis que le bit sortant ŕ droite tombe dans la retenue.






Modes d'adressage octets cycles

Accumulateur LSR A 4A 1 2
Absolu LSR ADR 4E ADL ADH 3 6
Page zéro LSR ADR 46 ADR 2 5
Absolu,X LSR ADR,X 5E ADL ADH 3 7
Page zéro,X LSR ADR,X 56 ADR 2 6